您需要了解的有关Arm Dynamiq的一切

手臂揭示了其新Dynamiq技术的本质回到三月，但与宣布该公司新的Cortex-A75和A55 CPU核心，我们现在对ARM下一代多核SOC解决方案提供的功能有了更清晰的了解。

从基础知识开始，Dynamiq是对ARM CPU内核的多核处理的新看法。在先前的安排中，SOC设计师使用ARM的BIG.Little技术必须使用多个核心簇在CPU核心微构造之间混合使用，并且在CCI互连的群集之间移动数据时，这些技术可能会遭受轻微的性能罚款。换句话说，您的八核big.little CPU可以由许多簇组成，通常为两个，每个簇中最多有四个内核，必须由相同类型的核心组成。因此，在第一个群集中的4x Cortex-A73和第二个群集中的4x Cortex-A53，或2x Cortex-A72 + 4x Cortex-A53，等等。

多核重新定义

Dynamiq实质上更改了这一点，可以将Cortex-A75和A55 CPU内核的混合和匹配，在集群中总计多达八个核心。因此，Dynamiq现在可以使用两个簇实现典型的八核设计，而是可以使用一个簇实现这一目标。在性能方面，这都会产生许多好处，而且还出于某些设计的成本效益。

ARM指出，将大核心Cortex-A75添加到Dynamiq排列中的成本相对较低，尤其是与必须实现第二个群集的旧方法相比。即使包含具有强大单线性能的单个核心，也可能对用户体验产生巨大影响，加快加载时间并为偶尔的重型情况提供额外的性能，而仅在现有的多核A53设计的情况下，最高可达2倍。使用DynamiQ可以释放低端和中端芯片，以更有效地实施更灵活，更强大的CPU设计。我们最终可能会看到1+3、1+4、1+6或2+6 DynamiQ CPU设计，这些设计比当今的低层和中层SOC提供了更好的单线性能。

重要的是要注意，Dynamiq仍然充当连接到SOCS互连的群集。这意味着DynamiQ群集可以与用于高端系统的多个其他Dynamiq群集配对，甚至可以将我们在当今设计中看到的更熟悉的四核簇配对。但是，另一个要点是，该技术的转移也需要在CPU方面进行一些重大变化。Dynamiq核心利用ARMAV8.2架构和Dynamiq共享单元硬件，目前仅由新的Cortex-A75和Cortex-A55支持。但是，整个SOC还必须使用完全了解相同指令集的内核，这意味着使用DynamiQ需要在整个系统中使用ARMAV8.2兼容核心。因此，即使它们坐在单独的群集中，DynamiQ也不能与当前的Cortex-A73，A72，A57或A53内核配对。

这对ARM的被许可人具有一些非常有趣的含义，因为它在建筑许可证和ARM最新的“构建Arm Cortex技术”选项之间提出了更艰难的选择。建筑被许可人没有从ARM那里获得CPU设计资源，而只有设计与ARM指令套件兼容的CPU的权利。这意味着在A75和A55内无法访问DynamiQ和必需的DSU设计。

因此，像三星这样的公司为其M1和M2核心使用建筑许可证，最终可能会坚持使用更熟悉的双群集设计。但是，我应该指出的是，使用架构许可并不能阻止被许可人创建自己的解决方案，该解决方案以与Dynamiq相似的方式工作。我们将不得不拭目以待，看看公司实际宣布了什么，但是此举似乎为CPU设计提供了额外的功能以与之竞争。

同时，使用构建ARM Cortex技术许可证的公司可以调整A75或A55，并在CPU核心上使用自己的品牌，同时保留DSU并与Dynamiiq兼容。因此，高通的产品也可以在核心类型上保留自己的品牌时使用Dynamiq。这意味着，即使芯片之间的核心计数相同，我们最终可能会看到未来异质SOC CPU设计的更大差异。

满足Dynamiq共享单元

回到性能以及Dynamiq的螺母和螺栓，我们提到了新系统的要求之一 - Dynamiq共享单元（DSU）。该单元不是可选的，而是集成到新的CPU设计中，并且包含Dynamiq的许多主要新功能。DSU包含每个CPU的新异步桥，一个snoop滤波器，L3缓存，用于外围设备和接口的公共汽车以及电源管理功能。

首先，Dynamiq代表ARM的第一个，因为它允许设计人员使用L3缓存构建其第一个基于ARM的移动SOC。这种内存池在集群中的所有内核中共享，主要好处是在大和小内核之间共享内存，这简化了内核之间共享的任务，从而大大改善了内存延迟。很少的核心对内存延迟特别敏感，因此在某些情况下，这种变化可以对Cortex-A55的性能产生很大的推动。

该L3高速缓存是16向套件的关联性，可从0KB配置为4MB的大小。内存设置的设计为高度排他性，在L1，L2和L3缓存中共享的数据很少。L3缓存也可以分为最多四组。这可以用来避免缓存敲击或将内存专用于连接到ACP或互连的不同进程或外部加速器。这些分区是动态的，可以在运行时通过软件重新分配。

这还允许ARM在L3内实现电动门控解决方案，该解决方案可以在不使用时关闭部分或所有内存的部分。因此，当您的智能手机执行一些非常基本的任务或睡觉时，可以将L3缓存留下。这些缓存的伪独家性质也意味着启动单个核心不需要整个内存系统用于短进程，再次节省了电源。L3缓存功率控制受支持作为能源知识调度的一部分。

L3缓存的引入也有助于转移到私人L2缓存。这允许使用更高的延迟异步桥，因为并非经常对L3进行调用。ARM还减小了L2记忆潜伏期，与Cortex-A73相比，对L2的访问更快。

为了提高性能并充分利用其新的内存子系统，ARM还引入了DSU内部的缓存。缓存库存赠款紧密耦合加速器，I/O代理直接访问CPU内存的部分，使直接读取并将其写入共享的L3缓存和每个核心的L2缓存。

这个想法是，来自CPU中需要快速处理的加速器和外围设备的信息可以直接注射到CPU内存中，而不必将其写入最小的延迟，而不必将其写入和读取更高的延迟主RAM或依靠预取。示例可能包括网络系统中的数据包处理，与DSP或视觉加速器进行通信，或来自用于虚拟现实应用程序的眼睛跟踪芯片的数据。这比ARM的许多其他新功能都要特定得多，但是为SOC和系统设计师提供了更大的灵活性和潜在的性能增长。

回到电力后，将不同的CPU核心类型引入单个集群需要重新考虑使用DynamiQ管理功率和时钟频率的方式。可选的异步桥的引入在每个核心基础上提供可配置的CPU时钟域，以前仅限于每个群集。设计师还可以选择同步将核心频率连接到DSU的速度。

换句话说，每个CPU核心都可以通过Dynamiq以独立控制的频率自行运行。实际上，通用核心类型更有可能与域组相连，该域组控制了一组核心，而不是完全单独的核心。ARM指出，Dynamiq Big.Little要求大芯和小核心组能够独立地动态缩放电压和频率。

这在热有限的用例（例如智能手机）中特别有用，因为它可以确保大小的核心可以根据工作量继续缩放，同时仍占据相同的群集。从理论上讲，SOC设计师可以使用多个域来瞄准不同的CPU功率点，类似于MediaTek尝试使用其三群体设计的尝试，尽管这增加了复杂性和成本。

使用Dynamiq，ARM在使用硬件控件时还简化了其功率降低序列，这应该意味着未使用的核心可以更快地关闭一点。通过将缓存和相干管理移动到硬件中，因为此前是在软件中完成的，ARM能够删除与禁用和冲洗记忆库相关的耗时步骤。

包起来

DynamiQ代表了移动多核处理技术的显着发展，但是因此，对当前公式进行了许多重要的更改，这些更改将对未来的移动产品产生一些有趣的影响。Dynamiq不仅为多核系统提供了一些有趣的潜在性能改进，而且还使SOC开发人员实施新的BIG。用于移动和其他部件的较小的安排和异质的计算解决方案。

我们可能会看到产品宣布将在2017年底或2018年初使用Dynamiq Technology和ARM的最新CPU核心。

我们可能会看到产品宣布将在2017年底或2018年初使用Dynamiq Technology和ARM的最新CPU核心。